『FPGAプログラミング大全 Xilinx編 第2版』を読み始めました。
第1章 Xilinx開発ツールとFPGAボード
1-1 Xilinx開発ツールの概要
まずFPGA開発の検証フロー全体を整理。
Vitis (C, C++) → Vivado (SystemVerilog, UVM) → Xsim (SystemVerilog, UVM, binary) → Board, ILA (binary) という階層で、検証手法も変わってきます。
勉強メモなので間違いあればご指摘ください。
flowchart TD
subgraph システム検証
A["Vitis: C, C++"]
end
subgraph RTL検証
B["Vivado: SV,UVM"]
C["Xsim: SV, UVM, binary"]
end
subgraph 実機検証
D["Board, ILA: binary"]
end
A --> B --> C
B --> D
コメントを残す