月: 2026年3月

『FPGAプログラミング大全 Xilinx編 第2版』のための環境構築を行いました。

Appendix I 開発環境の構築

環境

• PC：ThinkPad X1 Carbon Gen 13 Aura Edition
• CPU：Intel Core Ultra 7 258V
• RAM：32 GB LPDDR5X
• ストレージ：1 TB SSD NVMe Gen4
• GPU：Intel Arc Graphics（CPU内蔵）
• OS：Windows 11 Home 64bit（日本語版）
• ツール：Vitis/Vivado 2020.1

インストール手順

書籍を参考に、

• AMD/Xilinxの公式サイトでアカウントを作成
• ダウンロードページから「Vivado HLx 2020.1: すべての OS インストーラー シングルファイル ダウンロード (TAR/GZIP – 35.51 GB)」をダウンロード
• MD5を確認
• インストーラーを実行
• Vivado/Vitisが起動することを確認

学習用の環境なので、書籍とバージョンを揃えて、「Vivado Design Suite – HLx Edition – 2020.1 Full Product Installation」をダウンロードし、インストールしました。

WSL2（Ubuntu 22.04 LTS）へのインストールも試みましたが、インストーラーが正常に動作しなかったため Windows 版を選択しました。

Vivado起動時のエラーメッセージは書籍記載の方法で解決しました。

小林優『FPGAプログラミング大全 Xilinx編 第2版』、秀和システム、2021年。

小林優『続FPGAプログラミング大全』、Zenn、2025年。

『FPGAプログラミング大全 Xilinx編 第2版』を読み始めました。

第1章 Xilinx開発ツールとFPGAボード

1-1 Xilinx開発ツールの概要

まずFPGA開発の検証フロー全体を整理。

Vitis (C, C++) → Vivado (SystemVerilog, UVM) → Xsim (SystemVerilog, UVM, binary) → Board, ILA (binary) という階層で、検証手法も変わってきます。

勉強メモなので間違いあればご指摘ください。

flowchart TD
    subgraph システム検証
        A["Vitis: C, C++"]
    end
    subgraph RTL検証
        B["Vivado: SV,UVM"]
        C["Xsim: SV, UVM, binary"]
    end
    subgraph 実機検証
        D["Board, ILA: binary"]
    end
    A --> B --> C
    B --> D

小林優『FPGAプログラミング大全 Xilinx編 第2版』、秀和システム、2021年。

小林優『続FPGAプログラミング大全』、Zenn、2025年。